This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

Attorney Docket No.: 60417 (71526))

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

APPLICANT(S):

Chien-Te CHEN and Chien-Ping HUANG

FILED:

Herewith

FOR:

CHIP CARRIER AND METHOD FOR TESTING ELECTRICAL

PERFORMANCE OF PASSIVE COMPONENT

CERTUFICATE OF EXPIRESS MAJULING

I hereby certify that this correspondence and the documents referred to as attached therein are being deposited with the United States Postal Service on this date December 3, 2003, in an envelope as "Express Mail Post Office to Addressee," mailing Label Number EV 317952304 US addressed to the: MAIL STOP PATENT APPLICATION, Commissioner for Patents, P.O. Box 1450, Alexandria, Virginia 22313-1450.

By: Megnia M. Edwam
Regina M. Edwards

TRANSMITTAL OF CERTIFIED COPIES

Attached please find the certified copy of the foreign application from which priority is claimed for this case:

(A) Country: Republic of China

Application Number: 092107226

Filing Date: March 31, 2003

WARNING:

"When a document that is required by statute to be certified must be filed, a copy, including a photocopy or

facsimile transmission of the certification is not acceptable." 37 C.F.R. section 1.4(f) (emphasis added).

NOTE:

"The claim to priority need be in no special form and may be made by the attorney or agent, if the foreign application

is referred to in the oath or declaration, as required by section 1.63." 37 C.F.R. section 1.55(a).

Respectfully submitted,

Date: December 3, 2003 Customer No. 21874

Peter F. Corless Reg. No. 33,860

Intellectual Property Practice Group of

EDWARDS & ANGELL, LLP

P. O. Box 9169

Boston, MA 02209



रिति रिति रिति रिति



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS; REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunders:

申 請 日 : 西元 <u>2003</u> 年 <u>03</u> 月 <u>31</u> 日

申 請 案 號: 092107226 Application No.

申 請 人: 矽品精密工業股份有限公司 Applicant(s)

局長

Director General



發文日期: 西元 <u>2003</u> 年 <u>5</u> 月 8 日

Issue Date


發文字號: 03220438150

Serial No.

申請日期	:	IPC分類
申請案號	:	



· · · · · · · · · · · · · · · · · · ·		
(以上各欄	由本局填	發明專利說明書
	中文	可測試被動元件電性之晶片承載件及其測試方法
發明名稱	英文	CHIP CARRIER FOR TESTING ELECTRIC PERFORMANCE OF PASSIVE COMPONENTS AND METHOD FOR TESTING SAME
	姓 名 (中文)	1. 陳建德
二 發明人 (共2人)	姓 名 (英文)	1. Chien-Te CHEN
	國 籍 (中英文)	1. 中華民國 TW
	住居所(中 文)	1. 台中縣豐原市中陽里同安街148號
	住居所 (英文)	1. No. 148, Tong -An St., Chung-Yang Li, Feng-Yuan, Taichung Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 矽品精密工業股份有限公司
申請人	名稱或 姓 名 (英文)	1. SILICONWARE PRECISION INDUSTRIES CO., LTD.
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 台中縣潭子鄉大豐路三段123號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. No. 123, Sec. 3, Da Fong Road, Tantzu, Taichung, Taiwan, R.O.C.
	代表人(中文)	1. 林文伯
	代表人(英文)	1. Wen-Po LIN
■ ## U. L. U. J. 1.	1150 2155 1.115	7-17-7-1-19-01-20-7-19-1-19-2-19-19-19-19-19-19-19-19-19-19-19-19-19-



申請日期:	IPC分類
申請案號:	
	

(以上各欄	由本局填	發明專利說明書
_	中文	
發明名稱	英文	
二 發明人 (共2人)	姓 名 (中文)	2. 黄建屏
	姓 名 (英文)	2. Chien Ping HUANG
	國 籍 (中英文)	2. 中華民國 TW
	住居所(中文)	2. 新竹縣竹東鎮康莊街26巷8號
	住居所 (英 文)	2. No. 8, Lane 26, Kang Chuang Sreet, Chutung Town, Hsinchu County, Taiwan, R.O.C.
申請人(共1人)	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	₹
	國籍(中英文)	
	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	·
	代表人(中文)	
	代表人(英文)	




17168. ptd

一種可測試被動元件電性的晶片承載件,係包括佈設 至少一預定接置被動元件於其 線之芯層 其兩端部係可分別連接至位於該晶片承 線 載件一表面的第一銲線墊與位於另一相對表面的第一銲球 ,且該第一導電跡線上係具有一與該第一銲線墊位於該 被動元件預定接置位置之同側的第一預定位置; 至少一未 預定接置被動元件的第二導電跡線,係具有與該第一預定 位置位於同一表面的第二預定位置,且係可連接至與該第 銲球垫位於同一表面的第二銲球墊;以及敷覆於該多數 電跡線上且形成多數個開口而至少外露出該第一、 定位置的拒銲劑層 因此,該測試方法即係以一導 具連接該外露出拒銲劑層的第一、第二預定位置 用其短路連接關係而可直接以位於同一表面的第一銲球墊 第二銲球墊為該被動元件之測試端,完成一快速且無需 改變晶片承載件設計的電性測試方法。

六、英文發明摘要 (發明名稱:CHIP CARRIER FOR TESTING ELECTRIC PERFORMANCE OF PASSIVE COMPONENTS AND METHOD FOR TESTING SAME)

A chip carrier for testing electric performance of passive components and method for testing the same are proposed, wherein the chip carrier comprises a core layer, a set of conductive traces formed on a die attachment surface of the core layer, and a solder mask layer coated on the conductive traces. The conductive traces include at least a first conductive trace





本案代表圖:第4圖

11 芯層

14 拒 銲 劑 層

20 第一導電跡線

21a 第一接點

21b 第二接點

22a 第一短路墊

27 第一銲球墊

30 第二導電跡線

32a 第二短路墊

37 第二銲球墊

40 被動元件

50 導電性治具

60 測試轉接座

六、英文發明摘要 (發明名稱:CHIP CARRIER FOR TESTING ELECTRIC PERFORMANCE OF PASSIVE COMPONENTS AND METHOD FOR TESTING SAME)

with two predetermined terminals for connecting a passive component, and a second conductive trace with no passive components, wherein a first predetermined position and a second predetermined position both exposed from the solder mask layer are respectively selected from the first and the second conductive traces, and the first predetermined position is placed on the same side



61 測試探針頭

六、英文發明摘要 (發明名稱:CHIP CARRIER FOR TESTING ELECTRIC PERFORMANCE OF PASSIVE COMPONENTS AND METHOD FOR TESTING SAME)

with a first die finger formed on the first conductive trace. Then, a conductive material can be used to electrically connect the first and the second predetermined positions, and form a conductive pathway between the first die finger and a second ball pad connected with the second conductive trace. Thus, electric performance of the passive component can be easily tested by



六、英文發明摘要 (發明名稱:CHIP CARRIER FOR TESTING ELECTRIC PERFORMANCE OF PASSIVE COMPONENTS AND METHOD FOR TESTING SAME)

respectively attaching the second ball pad and a coplanar first ball pad connected with the first conductive trace with testing probes.



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先權
		無	
		,	
•			
		e e	
	- 16 ·	d. Mr	
二、□主張專利法第二十五	L條之一第一項優	先權:	
申請案號:		無	
日期:		////	
三、主張本案係符合專利法	:第二十條第一項	□第一款但書或□2	第二款但書規定之期間
日期:			
	1		
四、□有關微生物已寄存於	· 國 外:		
寄存國家: 寄存機構:		無	₹ •
寄存日期:			
寄存號碼:			
□有關微生物已寄存於	: 國內(本局所指定	ミ之寄存機構):	
寄存機構:		,	
寄存日期:		無	
寄存號碼:			
□熟習該項技術者易於	、獲得,不須寄存。		
■III BATAFATEANT ETANAGA: MA-ULTAYANE - ■UU			

五、發明說明(1)


【發明所屬之技術領域】

本發明係關於一種可測試被動元件電性的晶片承載件及其測試方法,尤指一種無需改變晶片承載件設計而可進行快速測試的晶片承載件及其測試方法

【先前技術】

球柵陣列封裝(Ball Grid Array, BGA)技術由於其IC
腳數熱熱力、電氣特性與表面黏著良率等方面均具有
較習知封裝件更佳之功效,因此在半導體封裝之應用上已
日漸廣泛,並成為相關產業的主要研發方向,而一般球柵
陣列封裝件為增強其電性,例如為消除訊號雜訊等,往往
會在該封裝件之例如基板(Substrate)等晶片承載件上配
置或黏接一些被動元件,例如電容、電阻與電感等,惟此
一線路與電子元件之配置雖可改善封裝件之電性,確也因
被動元件之可測試性較低以及與測試儀器的搭配問題,而
形成基板上被動元件的電性測試難題,進而導致該類球柵
陣列封裝件的測試與良率限制。

一般若於封裝件之基板上接置被動元件,係先以習知之表面黏著技術(Surface Mount Technology, SMT)將所ご設計的被動元件黏設於該基板上之預定導電跡線(Trace)上,並待該被動元件之電性測試無誤後,再進行晶片接合(Die Bond)、銲線(Wire Bond)、封膠與銲球植入等後續球柵陣列封裝製程;而若所接置之被動元件為一電容元件,其一般係以跨接之方式將該電容之兩端分別接置於該基板上之環狀接地層(Ground Ring)與環狀電源層(Power





五、發明說明 (2)

Ring)上,如第 6A圖所示,此時由於該電容 71兩端電極具有不同之電性,故測試者可藉由該接地層 72與電源層 73經由該基板 10之導電貫孔 76 (Via)所形成的接地墊 74 (Ground Pad)與電源墊 75 (Power Pad),作為該電容 71之測試點,而如第 6B圖所示以一測試轉接座 60 (Test Socket)上的一組測試探針頭 61 (Probe Head)分別接觸該接地墊 74與電源墊 75,即可藉由位於基板底面的銲球墊 (Ball Pad)陣列,輕易完成該電容 71於各種設置狀況下的電性測試步驟。

惟若針對電阻與電感兩種被動元件而言,其接置於基板後之狀態將形成一電性測試上的難題,此係由於若依電阻與電感之使用特性,其係串接於基板上之導電跡線中,如第7A圖所示之範例,該電阻元件81係串接於一第一第一部跡線82的第一接點82a與第二接點82b上,並依線路佈局所分別電性連接至該第一接點側之第一端部所形成之銲線墊85 (Finger),以及該第二接點側之第二端部所連接之銲球墊87 (Ball Pad),以形成該封裝件之晶片與銲球(Solder Ball)及至外界的電性連接關係;其中,如第7B圖所示,該第一端部所形成之銲線墊85 (Finger)係位於該基板80之頂面並與晶片上之晶片銲墊進行一銲線連接所而該第二端部係經由該基板80之導電貫孔86而連接至形成於該基板80底面之銲球墊87,因此,此時如欲量測該電阻81之阻值或其焊接良率,勢必得分別以該基板80項面之銲線墊85與其底面之銲球墊87為該第一接點82a與第二接點





五、發明說明(3)

82b之替代測試點,而以一組測試探針頭 61分別接觸該銲線墊 85與銲球墊 87,惟此狀況即如第 8圖所示,該兩探針頭 61係分別位列於該基板 80之上方與下方,與現行之自動化與標準化的探針測試系統不符,且此一方法一次僅能測試一被動元件,亦無法如具有同一平面之整排探針頭的習知測試系統般進行一快速且大量的被動元件電性測試。

除此之外,第 8圖所示之測試方法需以探針頭 61接觸 位於該基板 80項面之銲線墊 85,而每一導電跡線之銲線墊 位置均視該封裝件的不同用途而有所不同,且其排列位置 亦不若基板 80底面之銲球墊 87般排列整齊,進行電性測試 時該探針頭之尺寸將難以進行標準化,需依不同裝置之封 裝件而變,同時,亦可能因該銲線墊的非規則排列而造成 探針頭的定位失準,產生錯誤之電性測試結果。

此.一習知測試方法由於係以探針頭直接接觸該基板頂面之銲線墊,因此除了前述各項操作問題外,亦可能形成該封裝件的品質良率下降,此係由於當以探針頭之針狀尖端接觸該銲線墊時,極可能會損壞或刮傷其表面的鎳金層(Ni/Au),造成該銲線墊的品質下降,進而於後續銲線製^下程中形成金線未完全接著之現象,復產生電性不佳等封裝件良率問題。

由此可知,欲改善現行量測電阻與電感元件電性之問題,勢必得改變已習用多年之基板設計,形成相關週邊成本的大幅上升,因此,如何捨此途而能另開發出一種晶片承載件及其電性測試方法,以在不改變該承載件設計下,





五、發明說明(4)

快速且自動地進行標準化之被動元件測試,同時可適用於各種不同裝置之承載件佈局,而不致影響其產品良率,確為此一相關領域的重要研發課題。

【發明內容】

因此,本發明之一目的在於提供一種可不需改變晶片承載件設計而測試被動元件電性的晶片承載件及其測試方法。

本發明之復一目的在於提供一種可適用於不同裝置晶片承載件之測試被動元件電性的晶片承載件及其測試方法。

本發明之另一目的在於提供一種可進行自動化測試之測試被動元件電性的晶片承載件及其測試方法。

本發明之再一目的在於提供一種可進行快速且標準化測試之測試被動元件電性的晶片承載件及其測試方法。

本發明之又一目的在於提供一種無需接觸銲線墊之可測試被動元件電性的晶片承載件及其測試方法。

為達前述及其他目的,本發明所提供之可測試被動工件電性的晶片承載件,其表面係接置有至少一被動元件。也括: 芯層,其表面係用以佈設多數等至少。 預定接置被動元件於其中的第一等 额線具有 該 局 所提 置 與 兩端 部 係 可 分别 連接至 面的第一年 類 重 做 的第一年 類 也 於 第一年 報 墊 與 位 於 另一 相 對 表 面 的 第一 群 墊 與 该 第一 銲 線 墊 於 該 第一 段 接 置 後 位 於 其 同一 側 ; 至 少 一 未 預 定 接 置 被 動 元 件 的 第二





五、發明說明 (5)

導電跡線,係具有兩端部以及與該第一預定位置位於同一表面的第二預定位置,其中一端部係可連接至與該第一銲球墊位於同一表面的第二銲球墊;以及拒銲劑層,係敷覆於該多數導電跡線上,且係形成多數個開口以至少外露該第一預定位置與第二預定位置。

本發明之可測試被動元件電性的測試方法,係運用 晶片承載件 ,該晶片承載件之芯層上係佈設有多數導 電跡線中係至少包括一預定接置被動元件於 跡線 而該導 中的第一導電跡線 該方法係包括下列步驟 於該第 電跡線上選定一第一預定位置,而該第一導 電跡線之雨 部係可分別連接至位於該晶片承載件一表面的第一銲線 與另一相對表面的第一銲球墊,並令該第一預定位置與 第一銲線墊於該被動元件接置後位於其同一側 未預定接置被動元件的第二導電跡線及其上之第二預定位 ,該第二導電跡線之其中一端部係可連接至與該第一銲 球墊位於同一表面的第二銲球墊;於該多數導電跡線上敷 ,該拒銲劑層係形成多數個開口以至少外露 覆一拒銲劑層 該第一預定位置與第二預定位置;於該第一導 電跡線上接 置該被動元件;以一導電材料連接該外露出拒銲劑層 一預定位置與第二預定位置;以及以兩電性測試端接觸位 於該晶片承載件同一表面的第一銲球墊與第二銲球墊, 行該被動元件之電性測試。

前述之被動元件係指一電阻元件或一電感元件,而所使用之導電材料係指一由導電橡膠、導電金屬、或其他導






五、發明說明 (6)

電材料所形成之導電性治具;同時,該第一預定位置與第二預定位置上係至少形成有一線金層(Ni/Au),以分別形成第一短路墊與第二短路墊並藉該導電材料而成一短路導通關係。

【實施方式】

第.1圖所示係為本發明可測試被動元件電性之晶片承載件的較佳實施例上視圖,其係為一用於球柵陣列封裝件(BGA)的基板10,且可為一雙層基板或增層式多層板,該基板10係包括一由 FR4樹脂、玻璃樹脂、 BT樹脂、環氧樹脂、聚乙醯胺或氰脂等材料所組成之芯層 11, 其表面係佈設有多數圖案化 (Patterned)之導電跡線 12與一晶片預置區 13, 且該多數導電跡線 12上係敷設有一拒銲劑層 14 (Solder Mask),以保護該多數導電跡線 12並阻絕來自外界之電性干擾;其中,該多數導電跡線 12之一端部係可形成一可與晶片電性連接之銲線墊 15 (Finger),另一端部則可如第 2圖之側視圖所示透過其所對應之導電貫孔 16





五、發明說明 (7)

(Via)而電性連接至該基板 10底面的相對應銲球墊 17 (Ball Pad)上,以藉由該銲線墊 15與晶片銲墊 (未圖示)的銲線連接關係,而形成晶片與外界之電性連接。

該 多 數 導 電 跡 線 12中 係 至 少 具 有 一 預 定 串 接 被 動 元 件 (電阻或電感)的第一導電跡線20與任一未串接有被動元件 的 第 二 導 電 跡 線 30, 如 第 2圖 所 示 , 該 第 一 導 電 跡 線 20係 包括端部可形成第一銲線墊 25的內段跡線 20a以及可藉由 導電貫孔 26而與底面之第一銲球墊 27連接的外段跡線 20b, 並於該內段跡線 20a與外段跡線 20b上相對於該第一 銲線墊 25與第一銲球墊 26之另一端部位置,分別形成一預 計接設被動元件的第一接點 21a與第二接點 21b,以藉後續 製 程 中 串 接 於 該 第 一 、 第 二 接 點 21a、 21b的 被 動 元 件 連 接 該內段跡線 20a與外段跡線 20b,而完成一經由被動元件的 片 -外 界 連 接 關 係 ; 而 該 第 一 導 電 跡 線 20上 係 具 有 一 第 預 定 位 置 22, 其 係 為 第 一 短 路 墊 22a的 預 定 形 成 位 置 , 可 選 自 該 內 段 跡 線 20a上 的 任 一 位 置 , 但 以 與 該 第 一 銲 線 25及 第 一 接 點 21a相 距 一 適 當 距 離 為 宜 ; 同 時 , 該 第 二. 電 跡 線 30係 可 選 自 該 基 板 10上 未 串 接 有 被 動 元 件 的 任 一 電跡線, 其與該第一導電跡線20之位置關係並無一定限 ,且該第二導電跡線30之兩相對端部亦可分別形成位於 該 基 板 10頂 面 的 第 二 銲 線 墊 35與 其 底 面 的 第 二 銲 球 墊 37, 該跡線 30上亦具有一第二預定位置 32,以為第二短路墊 32a的 預 定 形 成 位 置 , 此 一 第 二 預 定 位 置 32並 無 特 殊 之 選 擇限制。





五、發明說明(8)

當該拒銲劑層 14塗佈而敷設於該芯層 11與導電跡線 12 上時,係藉由其對應光罩之設計而形成複數個開口 出該多數導電跡線 12之預定外露位置;其係於該多 電跡線 12之一端部分別形成開口以製成該多數導電跡線 12 的對應銲線墊 15、25及35,進行與晶片之銲線連接 ,該拒銲劑層 14之光罩亦於該第一導電跡線 20上之第 21a與第二接點 21b位置形成開口,以於後續製程進行 表面黏著而串接該預定之被動元件,以藉由被動元件連接 第一導電跡線 20的內段跡線 20a與外段跡線 20b; 此外 除前述預定外露位置外,本發明之可測試被動元件電性的 第二預定位置22、 晶片承載件,係依所選定之第一、 額外形成該拒銲劑層 14的兩開口,以分別 對應光罩位置, 第二導電跡線20、30上的第一、第二預定 置 2·2、 32, 進 而 於 該 位 置 形 成 該 第 一 短 路 墊 22a與 第 二 短路墊 32a; 其中, 該導電跡線之銲線墊係於該外露之導 電跡線端部形成至少一線金層(Ni/Au),以於後續銲線 (Wire Bond)製程中銲接金質銲線,而該第一、第二短路 22a、32a亦係於該第一、第二預定位置 22、32上 鍍上至 少一鎮金層 (Ni/Au)而製成,此與該銲線墊之形成均同樣 為習知封裝製程,故此處不再另文贅述。

因此,於本實施例之晶片承載件中,若如第 3圖於該第一導電跡線 20上以表面黏著技術串接一如電阻與電感之被動元件 40,即可於外露出該拒銲劑層 14外且形成該第一、第二短路墊 22a、32a的第一、第二預定位置 22、32,






五、發明說明 (9)

進行一電路導通而令該第一、第二短路墊 22a、32a形成一短路,使該第二導電跡線 30與該第一導電跡線 20的內段跡線 20a亦形成短路,進而可以該第二導電跡線 30的第二銲球墊 37取代該被動元件 40之第一接點 21a而成為其替代測試點,此時,即可藉由該第一銲球墊 27 (可藉導電貫孔 26而取代該第二接點 21b)與第二銲球墊 37兩端點之電性測量完成該被動元件 40的測試。

前述該第一短路墊 22a與第二短路墊 32a之短路關係可 藉 由 一 導 電 連 接 來 達 成 , 其 係 如 第 3圖 所 示 以 一 導 電 性 治 具 50置 於 該 拒 銲 劑 層 14上, 以令該導電性治具50覆蓋並分 別 接 觸 連 接 該 第 一 短 路 墊 22a與 第 二 短 路 墊 32a, 而 該 導 電 性治具50可為一導電橡膠、導電金屬塊或其他導電材料所 形成之治具,並藉由一施壓製程使其能同時接觸該第一短 路 墊 22a與 第 二 短 路 墊 32a; 該 導 電 性 治 具 50之 形 狀 與 位 置 可視該第一導電跡線20與第二導電跡線30之設計位置而 若使用之治具為一導電金屬塊, 則 測 試 者 往 往 需 針 對 不同裝置的不同晶片承載件設計而變換金屬塊之位置或形 狀 而若使用之治具為一導電橡膠,則由於該導電橡膠具 有彈性 將可同時適用於不同設計之晶片承載件以接觸位 第二短路墊 22a、32a, 而無 於不同位置的第一、 換 導 電 性 治 具 50之 位 置 以 符 合 不 同 晶 片 承 載 件 需 求

欲進行該被動元件 40之電性測試時,可將該基板 10裝設於一習知的測試轉接座 60 (Test Socket)上,並以該基板 10上整齊排列有銲球墊之底面朝向該轉接座 60具有測試





五、發明說明(10)

探針頭 61之表面,如第 4圖所示,以一組具有標準探針間距 (Probe Pitch)的探針頭 61接觸該基板 10底面之銲球墊,以令該組探針頭 61可分別抵觸該第一銲球墊 27與第二銲球墊 37,而可藉此一組測試點完成該被動元件 40之電性測試,同時不致使該探針頭 61接觸該基板 10之銲線墊 15、25及 35 (見第 1圖)而影響銲線墊的品質;該第二導電跡線30或第二銲球墊 37之位置選擇,可配合該第一銲球墊 27之位置,而依據該測試轉接座 60上之探針間距而定,以達一快速且精準定位之測試過程,或者亦可依晶片承載件線路佈局所形成之待測試銲球墊位置,調整該探針間距以符合測試所需,務求達至商業上的快速且大量測試需求。

當完成晶片承載件上之被動元件 40的電性測試且移開該導電性治具 50後,該外露出拒銲劑層 14的第一、第二短路墊 22a、32a即已完成其設計目的,此時可藉由該晶片承載件於後續封裝件之封膠製程,以一封裝膠體

(Encapsulant)而於該製程中進行一填滿覆蓋,而不致於後續操作時再形成短路之導通關係或衍生其他的信賴性問題。

因此,本發明之可測試被動元件電性的晶片承載件即係藉由該第一預定位置 22與第二預定位置 32之設計,形成一短路關係以解決習知上測試被動元件電性之限制,而若該晶片承載件上串接有不只一個被動元件,則可依相同方法,分別於所設計串接有被動元件之導電跡線的鄰近導電跡線 (未串接被動元件)上,形成多數個短路墊以作為電性





五、發明說明(11)

測試之短等通用;測試者亦可僅於基板上選定單一第二導電跡線,而以一較大面積的導電性治具同時形成該第二導電跡線與所有待測試被動元件之導通關係,此時即可依序選定該複數個待測試被動元件的測試銲球墊為測試點,排電上依序以該第二導電跡線的銲球墊為另一測試點以分別進行電性測試,此一設計將可減少短路墊之設置數目與替換導電性治具之成本。

本發明之可測試被動元件電性的測試方法其步驟係如 5A至 5F圖 所 示 , 運 用 於 一 佈 設 有 多 數 導 電 跡 線 的 基 板 10 上 , 並 於 該 預 定 串 接 被 動 元 件 的 第 一 導 電 跡 線 20的 內 段 跡 線 20a上, 選定一預定形成第一短路墊的第一預定位置 22, 而該第一導電跡線 20之內段跡線 20a的兩端部係可如 5A圖所示分別形成一被動元件第一接點 21a與位於該基 10項.面的第一銲線墊(未圖示), 而該外段跡線 20b的兩 端 部 則 可 分 別 形 成 一 被 動 元 件 第 二 接 點 21b與 連 接 至 該 基 5B圖 所 示 , 於 該 基 板 10底面之第一銲線墊 27;接著,如第 10上選定一未串接有被動元件的第二導電跡線30及其上 之 第 二 預 定 位 置 32, 該 第 二 預 定 位 置 32係 一 預 定 形 成 第 二 短路墊之位置,且該第二導電跡線30之其中一端部係可形 成 同 樣 位 於 該 基 板 10底 面 的 第 二 銲 球 墊 37; 復 如 第 14, 該 拒 銲 劑 層 ,於該多數導電跡線上敷覆一拒銲劑層 14條依所設計之光罩而形成多數個開口, 以外露出包括該 電跡線 20、30在內之多數導 電跡線的端部 而形成該導電跡線之銲線墊(未圖示),同時亦外露出該第





五、發明說明 (12)

一導電跡線 20的第一接點 21a與第二接點 21b,以串接該被動元件,以及外露出該第一預定位置 22與第二預定位置 32,進而於該位置上形成所需之第一短路墊 22a與第二短路墊 32a;第 5D圖所示,即串接該被動元件 40於該第一導電跡線 20的第一接點 21a與第二接點 21b以連接該內段跡線 20a與外段跡線 20b;進而於第 5E圖中以一導電性治具 50連接該外露出拒銲劑層 14的第一短路墊 22a與第二短路墊 32a,使其形成一短路關係,接著即可如第 5F圖所示,將該基板 10裝設於一測試轉接座 60上,並以該測試轉接座 60之一組測試探針頭 61接觸該基板 10底面的第一銲球墊 27與第二銲球墊 37,以藉由該第一短路墊 22a、第二短路墊 32a與測試探針頭 61所形成之迴路,進行該被動元件 40之電性測試。

前述被動元件 40係藉由習知之表面黏著技術 (SMT)將該被動元件 40黏接於該外露之第一、第二接點 21a、 21b上,而該導電跡線之銲線墊與第一、第二短路墊 22a、 32a均係於該外露之導電跡線端部與該第一、第二預定位置__2、 32上鍍上至少一鎮金層 (Ni/Au)而成形,此均為習知。之封裝製程,故於前述本發明測試方法中不再另詳贅述。

因此,本發明之測試方法即可藉由棋盤狀排列於基板底面之複數個銲球墊,以測試轉接座之測試探針頭進行如電阻與電感等被動元件之電性測試,並可藉該第二導電跡線之選定位置或該組探針頭之間距,針對不同線路佈局的晶片承載件,完成其表面上一或多個被動元件之快速且標





五、發明說明(13)

準化電性測試。

綜上所述,本發明之可測試被動元件電性的晶片承載件及其測試方法,確可在不改變基板設計下,進行一快速且標準化的自動電性測試,同時,亦不致因不同裝置之晶片承載件的變化而影響其測試便利性,復可避免測試探針頭於測試過程接觸該晶片承載件之銲線墊,以確保該晶片承載件的良率品質。

惟以上所述者,僅為本發明之具體實施例而已,並非用以限定本發明之範圍,舉凡熟習此項技藝者在本發明所揭示之精神與原理下所完成的一切等效改變或修飾,仍應皆由後述之專利範圍所涵蓋。



圖式簡單說明

【圖式簡單說明】

第 1圖係本發明之晶片承載件較佳實施例之上視圖;

第2圖係本發明之晶片承載件較佳實施例之側視圖;

第3圖係為以一導電性治具接觸本發明之晶片承載件之示意圖;

第4圖係本發明之晶片承載件進行電性測試之示意圖;

第 5A至 5F圖係本發明之電性測試方法之示意流程圖;

第6A圖係習知上接置有一電容之晶片承載件上視圖;

第 6 B圖係習知上接置有一電容之晶片承載件之測試示意圖;

第7A圖係習知上接置有電阻或電感之晶片承載件上視圖;

第. 7 B圖係習知上接置有電阻或電感之晶片承載件側視圖;以及

第8圖係習知上接置有電阻或電感之晶片承載件之測試示意圖。

10 基板

12 導電跡線

14 拒銲劑層

16 導電貫孔

20 第一導電跡線

20b 外段跡線

11 芯層

13 晶片預置區

15 銲線墊

17 銲球墊

20a 內段跡線

21a 第一接點



圖式簡單說明

- 21b 第二接點
- 22a 第一短路墊
- 26 導電貫孔
- 30 第二導電跡線
- 32a 第二短路墊
- 36 導電貫孔
- 40 被動元件
- 60 測試轉接座
- 70 基板
- 72 接地層
- 74 接地墊
- 76 導電貫孔
- 81 電阻或電感
- 82a 第一接點
- 85 銲線墊
- 87 銲球墊

- 22 第一預定位置
- 25 第一銲線墊
- 27 第一銲球墊
- 32 第二預定位置
- 35 第二銲線墊
- 37 第二銲球墊
- 50 導電性治具
- 61 測試探針頭
- 71 電 容
- 73 電源層
- 75 電源墊
- 80 基板
- 82 導電跡線
- 82b 第二接點
- 86 導電貫孔

六、申請專利範圍

1. 一種可測試被動元件電性的晶片承載件,其表面係接置有至少一被動元件,係包括:

芯層,其表面係用以佈設多數導電跡線;

至少一預定接置被動元件於其中的第一導電跡線,係具有一第一預定位置與兩端部,該兩端部係可分別連接至位於該晶片承載件一表面的第一銲線墊與位於另一相對表面的第一銲球墊,並令該第一預定位置與該第一銲線墊於該被動元件接置後位於其同一側;

至少一未預定接置被動元件的第二導電跡線,係具有兩端部以及與該第一預定位置位於同一表面的第二預定位置,其中一端部係可連接至與該第一銲球墊位於同一表面的第二銲球墊;以及

· 拒銲劑層,係敷覆於該多數導電跡線上,且係形成多數個開口以至少外露出該第一預定位置與第二預定位置。

- 2. 如申請專利範圍第 1項之晶片承載件,其中,該被動元件係為一電阻元件。
- 3. 如申請專利範圍第1項之晶片承載件,其中,該被動元件係為一電感元件。
- 4. 如申請專利範圍第 1項之晶片承載件,其中,該第一預定位置與第二預定位置上係至少形成有一鎮金層(Ni/Au)。
- 5. 如申請專利範圍第1項之晶片承載件,其中,該晶片承





六、申請專利範圍

載件係為一基板。

- 6. 如申請專利範圍第1項之晶片承載件,其中,該被動元件係以表面黏著技術(SMT)串接於該第一導電跡線上。
- 7. 如申請專利範圍第 1項之晶片承載件,其中,該芯層係選自由 FR 4樹脂、玻璃樹脂、BT樹脂、環氧樹脂、聚乙醯胺及氰脂所組成之組群之一者。
- 8. 一種可測試被動元件電性的測試方法,係運用於一晶 片承載件,該晶片承載件之芯層上係佈設有多數導電 跡線,而該導電跡線中係至少包括一預定接置被動元 件於其中的第一導電跡線,該方法係包括下列步驟:

於該第一導電跡線上選定一第一預定位置,而該第一導電跡線之兩端部係可分別連接至位於該晶片承載件一表面的第一銲線墊與另一相對表面的第一銲球墊,並令該第一預定位置與該第一銲線墊於該被動元件接置後位於其同一側;

選定一未預定接置被動元件的第二導電跡線及其上之第二預定位置,而該第二導電跡線之其中一端部係可連接至與該第一銲球墊位於同一表面的第二銲球墊;

於該多數導電跡線上敷覆一拒銲劑層,該拒銲劑層係形成多數個開口以至少外露出該第一預定位置與第二預定位置;

於該第一導電跡線上接置該被動元件;

以一導電材料連接該外露出拒銲劑層的第一預定







六、申請專利範圍


位置與第二預定位置;以及


以兩電性測試端接觸位於該晶片承載件同一表面的第一銲球墊與第二銲球墊,進行該被動元件之電性測試。


- 9. 如申請專利範圍第8項之測試方法,其中,該導電材料係為一導電橡膠所形成之導電性治具。
- 10.如申請專利範圍第8項之測試方法,其中,該導電材料係為一導電金屬塊所形成之導電性治具。
- 11.如申請專利範圍第8項之測試方法,其中,該被動元件係為一電阻元件。
- 12.如申請專利範圍第8項之測試方法,其中,該被動元件係為一電感元件。
- 13.如申請專利範圍第 8項之測試方法,其中,該第一預定位置與第二預定位置上係至少形成有一線金層(Ni/Au)。
- 14.如申請專利範圍第8項之測試方法,其中,該晶片承載件係為一基板。
- 15.如申請專利範圍第 8項之測試方法,其中,該被動元件 係以表面黏著技術 (SMT)串接於該第一導電跡線上。
- 16.如申請專利範圍第 8項之測試方法,其中,該芯層係選自由 FR4樹脂、玻璃樹脂、BT樹脂、環氧樹脂、聚乙醯胺及氰脂所組成之組群之一者。
- 17.如申請專利範圍第 8項之測試方法,其中,該電性測試端係為一測試系統之測試探針 (Probe)。
























第 4 圖 (代表圖)












第 5D 圖





第 5E 圖



第 5F 圖







第7A圖(先前技術)

